高压VDMOS的设计
都晓波
（西安卫先科技有限公司院西西安710065）
电波的表选风可如儿胞的最文通态电波，导通电阻和出事电压是两个相考盾的参数，增加去审电及和降级导通电阻对器得尺守的要求是考盾的. 消要：求文通过VDWOS的电来数来确定其结的养教，通过曲罗电压来确定外延品的厚度和电阻率，通波阅值电压象确定细成的界度，向地和美键闻，VDMOS构设计指格版照
文章编号：1007-9416（2010）68-0101-01
中图分类号：TN386.1 文期标识码：A
1引言
电阳率，增加摄长、降低p-body的结深（图1中的P即为p-body），面高的附医客量要 求：增加外送厚度，增加外延电限率、减小-body间距的减小和外冠耗尽厚度的减育 据长，p-body的能深对耐压的影响取决于p个因素对耐压的影响更大，高压VDMOS的选择，长及p-body的结深的确定上， 的静态参数优化设计主要矛后集中在外延
V=（-Q-Q)/C2（1)
body区的推魅电势，是贺反型下的表面 ①是高度N掺杂的多品硅和P-费.Q，是反型层用系成时，耗尽层中单位面 积对应的电有，Q是Si-Si02界面录质引1人的电荷，它通常带负电，
求.研究设计并实现了200V/9A功率VDMO 本文主要基于公司VDMOSFET研发票S器件，本文分析了VDMOS的结构.通过VD MOS的击穿电压.最大编通态电流闽值电压、导通电阻等电参数对结构参数的受求来确定对应的外延层厚度，询遇长度、P 际深度和宽度，N区结深和宽度，P沟道区探度和宽度，硬氧化层厚度、元胞的尺寸， 元他间的距离，最后板据其横向尺寸形成版图.
/n )=0.5Eg/a(xT/qin(N/n)(2) NNb/x))d(A)
-body区的表面势.n 是硅中本至我流子谁 （V)ply是多品碰的表势，（J，是P度.
3击穿电压V6
击辛电压是200V时，对应的外延层厚度层的修杂报度约为N，=1.5x10cm².N对 大约为20m左右，该穿电医对应的外应的电图串约为p=60cm，W=10.7μm，
(6)
2设计指标
(4)
=0.48V. 将N=1.34×10cm代入（4），得
如麦1所示. 预计产品请足的参数条作为（Ta=25℃）
4值电压V
持该结景代入（3）.得Q_=-6.52×10-℃-cm
设计高压的VDMOS器件，希望得到高的方法主要是：减薄外笔厚度，降帐外延的 的耐压容量，低的导通电前，降低导道电网
写作： 对于多品硅的NMOS管，阔值电压可
将各参数的值代人（2），得=0.93V.
g=Q_)/(3.19×10-1/t_)0.96V0.93V 特各参数的值代人（1），得V_=（6.52x1其中QSS的值由工艺园索来决定，若Q取为理想填3.2×10*Ccm.则V_=2.5a.t =btnn
5导通电阻
a/s)a=al/2] R =[p s/8][sa)/a(a28][(sa)s (1
(5)
(6)
方服，六角形元胞中，a=0时： g是p骨当积和单位元胞指积比值的平
46 g=lim →0|√s/(√3/2)sa)]=1.07
图1VDMCS的结构1
(7)
R_= = (sa)/(4g） (1[(sa）g(s²=2 W（.m-"M）oI s =(0 .=（/，s（） (8)
(9)
m0.成者为能尽区的宽度，
一般VDMOS的沟道长度在2um左右，N区扩教窗口泉特征尺寸为1pm工艺 中要求的最小尺寸1um成销大一些，再考虑扩款的横向扩教效应，N区的宽度为2 μn，由此N区的结深为0.59n 元胞内N区之间的距离取1m，期图2中的s=9m.P区的尺寸正好在N区下起到减小客
图2导通电阻的构成
积→第一次致害→光刻按触孔→第二次致→淀积A1→金属光刻→金属度怕→饱化提积→纯化孔光刻→神化孔赛蚀→合金→ 测试
生品体管基区电阻的作用，尺寸取3um，
延电阻事、减小提长，p-body的结深对耐压的影响取决于p-body间题的减小和外孤托厚厚度的减弹哪个因靠对耐压的影响更 大.高压VDMOS的静志参数优化设计主要结深的确定上， 矛盾集申在外延的选择，提长及p-body的
Ron=RR R R _=11283Q (10)
并留有余量，按小于额定值的70%算，至少 要使导通电限达到要求的小于0.40，要并联40300个元期，
测试参数如表2所示，
9第二次投片
6通态电流ID
参考文联
漏电洗都编小，随着外笔损浓度的降低，击 从我2的数棚可以看由的芯片的率来提高击穿电压，由于在仿真时，导通 穿电压会增高，瞬可以通过提高外延层电电阳按设计值的70%考惠，留有的余量不 多，所以电阻率也不能增加太多，芯片中心的元剩，据计算和伤真都达到了设计指标的要求，击穿电压过低也有可能是结排 端的说计不够现想所致，但考虑的像改服图所带来的巨大经济负括，决定求取提高 外延后电阻率的解决办法、
=(C z/2LXV-V (11)
[1]杨品琦.电力电子器件设计原理与设计[2] B.J Baliga IEDM 86 Technical Digest [M].园防工业出版社，1999.89-90.pp 102~105(1986).
我用式（12）.t_教用60nm计.V按通态电流的测试备件5V计.V按2V计，单个元 抛的宽核2um量级计，则单个元物的最大通池电流可以是1.$mA，
7版图设计
六角形，元胞的长度为16um，册的尺寸为 本文研究VDMOS的元胸和胖的形状为10m
在图3中，1、场氧，2、楼氧，3、多品础，4.USGBPSG（无护录sio2和掺B，P丙元素的sio )5、银：6 USG氢化碰，
从表3可以看当，芯片的电参数均符合要求，
10结语
8第一次投片
设计高压的VDMOS器件，卷望得到真的耐压容量，低的特通电限，降低导通电阻的方法主要是：减弹外延厚度、降征外延的 电鼠率，增加据长、降低p-body的结保，面高的耐压容量要求：增加外涵厚度，增加外
按照设计条件生产VDMOS，生产说程为：外题→场银化→别蚀有源区→P注人→租氧氧化→淀积多品硅→多品码修录→ 光刻多品硅→P注人→通火氧化→蚀S102→光刻，N注人→光刻，推胖→USG院
表1VOMOS的设计指标
线柜Vem 测试条件 200 小 最大 v 单位b Vc=5V Vu=0V b=1mA 9 ARa! Va V =10V b=6A Vu=VL=laA 2 0.4Ls Vo=20VV=0V Vo=200VV=0V 100 1000 nA nA
图3光刻版示意图
套2第一次投片后的洲试参始
Voee Vs=2V Vaes Va=5VVgmVs b=lmA Va20V VsV V#=20V Vx=(V V=0V Vs=(V b=ImA2.14E00 2.03E00 2.0E-09 4.00F11 4.00F11 2.48E09 4.00-09 4.0009 7.58801 7.82B01 9.35 9 432.03E00 2.02E00 1.64E-09 1.00E09 6.80E-10 -3.80E-09 2.52E-07 -1.24E-076.2701 7.65E01 9.45 9.47
表3 第二次投片后的测试参数
Vaos VueR bs Vu=200V l Vu=5V2.33B02 Va=0V b=1mA Va=V b=1mA Vu=OV Ve=20V Vs=V Vu-20V Vs=(V 9.252.32E02 2.36E00 2.36F00 1.52E-07 1.32E07 3.81E-09 1.60E-11 8.70E09 1.06E-08 9.182.31B02 2.32F02 2.3TE00 2.37E00 1.20E-07 1.24F07 4.48E09 1.54E~09 1.50E-(8 -1.13E08 9.3 9.35
