T/CC1ASC055-2026
人工智能芯片面向芯粒的卡间互联接口测 试方法
Artificial intelligence chips - test method of inter-card interface for chiplets
中国计算机行业协会 发布
目次
前 言1范围..2规范性引用文件3术语和定义4缩略语.5测试环境6对应关系7协议层测试.8链路层测试9物理层测试10性能测试参考文献. 2
前言
本文件按照GB/T1.1-2020《标准化工作导则第1部分标准化文件的结构和起草规则》的规定起草. 请注意本文件的某些内容可能涉及专利，本文件的发布机构不承担识别专利的责任.
本文件由中国计算机行业协会提出.
本文件由中国计算机行业协会归口.
本文件起草单位：新华三技术有限公司、中国信息通信研究院、中国电子技术标准化研究院、上海壁仞科技股份有限公司、沐曦集成电路（上海）股份有限公司、格通智联技术（上海）有限公司、格创通信（浙江）有限公司、上海天数智芯半导体股份有限公司、海光信息技术有限公司、太初（无锡）电 子科技有限公司、北京曦望芯科智能科技有限公司、北京谦合益邦云信息技术有限公司、上海合见工业软件集团有限公司、芯耀辉科技股份有限公司、上海晟联科半导体有限公司、芯潮流（珠海）科技有限公司
本文件主要起草人：朱仕银、刘新民、万晓兰、贾琳琳、李峰、聂一、张乾、邸绍岩、王骏成、刘畅、尹航、雷恺、魏莉、曾敏、李军军、丁同浩、孙志峰、罗彬、赵畅、杨朋霖、郑卫华、付庆平、董剑、于彬、孔宁、司照凯、曹宜宁.
人工智能芯片面向芯粒的卡间互联接口测试方法
1范围
本文件规定了面向芯粒的卡间互联接口测试方法，包括协议层测试、链路层测试、物理层测试和性能测试.
本文件适用于加速器与通信芯粒互联的验证测试，加速器卡间互联互通测试等.
2规范性引用文件
下列文件中的内容通过文中的规范性引用面构成本文件必不可少的条款.其中，注日期的引用文件，仅该日期对应的版本适用于本文件：不注日期的引用文件，其最新版本（包括的修改单）适用于本 文件.
GB/T9178集成电路术语GB/T14113半导体集成电路封装术语 UCleUCIe规范v2. 0 (Specification Revision 2. 0)AXI 协议规范（AXI ProtocolSpecification）AXIStream 协议规范（ AXIStream Protocol Specification)
3术语和定义
GB/T9178、GB/T14113和GB/T46280.1界定的以及下列术语和定义适用于本文件.
3.1
互联interconnection
在芯粒间的物理连接的基础上，使用通信协议协调调度两端实现信息交互的连接线路.
[来源：GB/T46280.1-20253.6]
4缩略语
下列缩略语适用于本文件.
APB Advanced Peripheral Bus 先进外设接口AP Advanced Package 先进封装BER Bit Error Rate 误码率ECC Error Checking and Correcting 错误侦测与纠正EOB End Of Burst 突发结束EOP End Of Packet 包结束FDI Flit-aware Data Interface Flit感知数据接口GPU Graphics Processing Unit 图形处理单元GPIO General Purpose Input Output 通用输入输出IGPH Input from GPU Header 协议层从GPU接收报文头MCM Multi-Chip Module 多芯片组件OGPH Output to GPU Header 协议层向GPU输出报文头
PI Power Integrity 原始数据接口 电源完整性RDI Raw Data InterfaceSI Signal Integrity 信号完整性SOB Start Of Burst 突发起始SOP Start Of Packet 包起始SP Standard Package 标准封装UCle Universal Chiplet Interconnect Express 通用芯粒接口UMAC Unpacking/Packing MAC layer 类MAC层打包/解包模块
5测试环境
测试环境：硅前采用前仿验证，硅后采用机台测试.
测试拓扑如图1：将标准APB、AXI流转换成协议流，PHY将数据加工处理后传输到通信芯粒的PHY，解析还原成协议流传输给UMAC，UMAC将数据转换为通信芯粒私有报文协议，进行网络传输.
图1 测试拓扑图
6对应关系
本文件测试方法章节与接口技术要求各章节的对应关系见表1：
表1测试方法和接口技术要求对照表
接口测试方法 接口技术要求7.2AXI总线测试 7.1.1AXI总线格式7.2.1报文读写测试 7.1.1.1AXI总线接口7.1.1.3通用报文封装格式 7.1.1.2事务交互7.2.2接口分通道测试 7.1. 1.4 AXIAWW通道7.1.1.5 AXI B通道7. 1. 1. 6 AXI AR 通道7.1. 1.7 AXI R 通道7.2.3本端寄存器读写测试 7.1.3事务层公共接口7.2.4分通道反压测试 7.2.5SHAPING模块测试 7.1.1.8流控接口 7.1.1.8流控接口7.1.4数据传输7.2.6访问通信芯粒寄存器测试 7.1.5 跨die初始化
